DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

013116892

**Image available

WPI Ace No: 2000-288763-200025

Related WPI Acc No: 1997-190387; 1997-190388; 1997-233573; 1997-287100;

2000-288764

XRAM Acc No: C00-087459 XRPX Acc No: N00-217867

Semiconductor device manufacturing method, involves performing rapid

thermal annealing of impurity area formed on polycrystalline silicon film

which is formed by laser annealing of amorphous silicon film

Patent Assignee: SANYO ELECTRIC CO ETD (SAOL)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Week Applicat No. Kind Date Kind Date Patent No.

200025 B 1995080 JP 95199980 Α 20000321 JP 2000082821 A

JP 99240190 Λ 19950804

Priority Applications (No Type Date): JP 95167513 A 19950703

Patent Details:

Main IPC Filing Notes Patent No Kind Lan Pg

14 H01L-029/786 Div ex application JP 95199980 JP 2000082821 A

Abstract (Basic): JP 2000082821 A

NOVELTY - Amorphous silicon film is formed on an insulating film (1a) formed on an insulated substrate (1). Laser annealing of the amorphous silicon film is performed for forming a polycrystalline silicon film (2). Impurity area (6) is formed on the polycrystalline silicon film. Rapid heating of the impurity area is done by performing rapid thermal annealing process.

USE - For manufacture of semiconductor device e.g. thin film transistor used for pixel driving of active matrix liquid crystal display device.

ADVANTAGE - Raises the through-put of the manufacture of the semiconductor device and reduces the manufacturing cost. Enables to obtain a polycrystalline silicon film having an outstanding characteristic within a short time by preventing diffusion of impurity.

DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of the manufacturing process of the semiconductor device.

Insulated substrate (1)

Insulating film (1a)

Polycrystalline silicon film (2)

Impurity area (6)

pp. 14 DwgNo 16 32

METHOD: MANUFACTURE: DEVICE: SEMICONDUCTOR: Terms: Title

PERFORMANCE; RAPID

; THERMAL; ANNEAL; IMPURE; AREA; FORMING; POLYCRYSTALLINE; SILICON;

FILM; FORMING; LASER: ANNEAL; AMORPHOUS; SILICON; FILM

Derwent Class: L03; P81; U11; U12; U14

International Patent Class (Main): H011-029-786

CONTRACTOR OF THE CONTRACTOR O

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-82821

(P2000-82821A)

(43)公開日 平成12年3月21日(2000.3.21)

| (51) Int.Cl. | | 識別記号 | | FΙ | | | | テーマコード(参考) |
|--------------|--------|------|------|---------|--------|----|----------|------------|
| HO1L | 29/786 | | | H01L | 29/78 | | 627F | |
| | 21/336 | | | | 21/20 | | | |
| G 0 2 F | 1/1365 | | | G 0 2 F | 1/136 | | 500 | |
| H01L | 21/20 | | | 1101L | 21/265 | | 602B | |
| | 21/265 | | | | 29/78 | | 616L | |
| | | | 審查請求 | 有 謝 | 求項の数8 | OL | (全 14 貞) | 最終質に続く |

(21)出願番号

特願平11-240190

(62)分割の表示

特願平7-199980の分割

(22)出願日

平成7年8月4日(1995.8.4)

(31) 優先権主張番号 特願平7-167513

(32)優先日

平成7年7月3日(1995.7.3)

(33)優先権主張国

日本(JP)

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 平野 貴一

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 曽谷 直哉

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 100109368

弁理士 稲村 悦男 (外1名)


最終買に続く

(54) 【発明の名称】 半導体装置の製造方法及び液晶ディスプレイ

(CC)【要約】

【課題】 優れた特性の多結晶シリコン膜を備えた半導 体装置のスループットを向上させること。

【解決手段】 ガラス基板1上に絶縁性薄膜1 aを形成 「L この絶縁性薄膜 1 a の上に非晶質シリコン膜を形成 ! この非品質シリコン膜をレーザーアニールして多結 品。リコン膜2を形成り、この多結晶シリコン膜2の上 に、ケート絶縁勝ちを介してゲート電極を形成し、前記 多結晶シリコン膜にに、ソース ドレインとなる不純物 印域っを形成し、前記不純物領域6をBTA法を用いて 急速加熱することにより活性化する



【特許請求の範囲】

【請求項1】 基板上に絶縁膜を形成する工程と この絶縁膜の上に非晶質シリコン膜を形成する工程と この非晶質シリコン膜をレーザーアニールして多結晶シ リコン膜を形成する工程と、

前記多結構シリコッ膜に 不純物領域を形成する正程。

前記予純物領域をRTA(Rapid Thermal Annealing) 法を用いて急速加熱することにより活性化する工程と、 を含むことを特徴とした半導体装置の製造方法。

【請求項:】 基板上に絶縁膜を形成する工程と、この絶縁膜の上に非晶質シリコン膜を形成する工程とこの非晶質シリコン膜をレーザーアニールして多結品シリコン膜を形成する工程と、

刑記多結晶シリコン膜に - 不純料領域を形成する工程 ▽

前記不純物領域を ランゴを熱源として急速加熱することにより活性化する工程と、を含むことを特徴とした半 標体装置の製造方法。

【請求項3】 前記絶縁膜の厚みを1000萬~600 0五の範囲に設定したことを特徴とする請求項1又は2 い記載の半導体装置の製造方法

【請求項4】 前記多結晶ンリコン膜に不純物領域を形成する工程の前に、ゲート電板を形成する工程を行うことを特徴とした請求項1人は2に記載の半導体装置の製造方法

【請求項5】 前記RTA法に用いる熱源として、ランフからの問題射熱を用いることを特徴とした請求項1に記載の半導体装置の製造方法。

【請求項6】 前記ランプとして、キセノンアークランプを用いることを特徴とした請求項2人は5に記載の半導体装置の製造方法

【請求項7】 請求項1 5至6 のいずれか1項に記載の 半導体装置の製造方法によって製造した薄膜トランジス タを画素駆動用素子として用いることを特徴とした液晶 モアスコレイ

【語本項水】 語述項1 当春らのいづれか主項に記載の 上澤は装置の製造方法によって製造した薄膜トランドへ 平と画素別砂用素子及び周辺駆動回路用率子として用い イニとを特徴とした改品デェスプレイ

【论明《详細》。説明】

[\cup \cup \cup 1]

【 危明の属する技術分野】本発明は、薄膜トランプスター.him Jrilm Transistor (等の半導体装置の製造方法及の 表品と スプレイ(LCT): Liqud (rystal Display)(C 用いた薄膜トランプスタ(以下、多結晶ンリコンTFT という)の開発が進められている。

【C 0 0 3 】多結晶シリコンTFTは、非晶質シリコン膜を能動層に用いた薄膜トランジスタに比べ、移動度が大き(駆動能力が高いという利点がある。そのため、多結品シリコン下FTを用いれば、高性能なL C D を実現できる上に、画本部(表示部)だけでなく周辺駆動回路(ドライバ部)までを同一基板上に一体に形成することができる。

【①104】このよう次多結晶シリコンTFTにおいて、能動層としての多結晶シリコン膜の形成方法としては、基板上に直接多結晶シリコン膜を堆積させる方法や基板上に非晶質ンリコン膜を形成した後に、これを多結晶化する方法等がある。このうち、多結晶シリコン膜を直接基板に堆積させる方法は、例にば、CVD法を用い、高温下で堆積させるという比較的簡単な工程である。

【①005】また。非品質ンリコン膜を堆積した後にこれを多結晶化するには。固相成長法が一般的である。この固相成長法は、非晶質シリコン膜に熱処理を行っことにより、固体のままで多結晶化させて多結晶シリコン膜を得る方法である。この固相成長法の一例を図31及び図32に基づいて説明する。

【① 0 0 6 】工程A(図 3 1 参照):絶縁基板(例えば 石英ガラス)6 1 上に、通常の銭圧C V D 法を用いて非 品質シリコン膜を形成し、更に、鎧素(下。)雰囲気 中、温度 9 0 0 で程度で熱処理を行っことにより、前記 非品質シリコン膜を固相成長させて多結品シリコン膜の 2を形成する

【COO7】前記多結品シリコン膜62を薄膜トランジスタの能動層として用いるために、フォトリソグラファ技術 FIE法によるドライエ・チング技術により前記 多結品シリコン膜62を所定形状に加上する。

【COO8】前記多結晶シリコン膜62の上に、減圧C VD法を用いて、ゲート絶縁膜63としてのシリコン酸 化膜を堆積する

【1 ロロ9】工程B(図3 2 参照):前記ゲート絶縁膜ので上に、緩圧UVD はによりで結晶シリカン膜を堆積した後。この多結晶シリカン膜に不純物を注入し、更に熱処理を行って不純物を活性化させる。

【ロロ10】次に、常圧CVD法により。この多結晶シリコン膜の上にシリコン酸化膜に4を堆積した後、ファトリソグラフィ技術、RIE法によるドライエッチング 技術を用いて、前記多結晶シリコン膜及びシリコン酸化 膜6 4を所定形状に加工する。前記の結晶シリコン酸に

^{10.4 (1.1)} こくちゃんい 5 19.4 (4.4) (1.1) (1.2) (1.1) (1.1) (1.1) (1.1) (1.1) (1.1) (1.1) (1.1) (1.1) (1.1) (1.1) (1.1)

⁻ 一年代1977年 - 1977年 -

【())12】このような方法は、固相成長や不純物活性 化の時に9000(程度の高い温度を使用することから 高温でロセスと呼ばれており、耐熱性の高い基板(例え は、存英基板)を用いた場合には、処理時間が短く済む という利点がある。

【0013】しかしながら。前記耐熱性の高い基板は高価であり、比較的安価なガラス基板を用いた場合には基準に統正みが生じて好まして強く。近年では、低温でロセスを用いた開発が盛んである。

【ロコ14】特に、駆動デバイスであるTFTにおいては、高性能化が必須であり。このために、低温プロセスを用いたTFIの構成材料の高品質化をはじめとする様の企びプローチが喰きれている。

【0015】例えば、デバイス特性を左右する活性層材料の高品質化技術として、非晶質シリコン膜を出発材料とし、エキシフレーザーアニール法によって、多結晶シリコン薄膜を形成する技術が開発されている。

[0016]

【発明が解決しようとする課題】従来例にあっては、1人下の通りの問題点を有する。

【0017】(1・レーザーアニールは「ビーム走査を何度も繰り返して行う必要があるため、結晶化プロセスに時間がかかるという問題があるが、従来例にあっては、熱源としてレーザービームのみを使用するものであるので、多結晶化プロセスに加え、例えば、不純物領域の活性化にも時間のかかるレーザーアニールを行わなければならず、総プロセフ時間が長くなり、下FTデバイスおよびTFTを使用した1.でレデバイスのスループットが低下する

【0018】(2・非品質シリコン膜の結晶化や不純物の活性化の熱処理のために、基板中の不純物が、上層の非品質シリコン膜(区似多結晶シリコン膜)に拡散してしまる。

【00119】本発明は、半導体装置の製造方法及び液晶 ディスプレイに関し、助かる問題点を解決するものであった。

[0](20]

【課題を解決するための手段】本発明の第二の場面による主導体製置の製造方法は、基权上に絶縁膜を形成する 177と、この絶縁膜の上に非品質シリコン膜を形成する 177と、この非晶質シリコン膜をレーザーアに一ルして 2時間シリコン膜を形成する工程と一前記多結晶シリコン膜に、不純物領域を形成する工程と一前記不純物領域 を1711人法を用いて急速加熱することにより活性化する 177と、を含むことをその襲旨とする り品質の高い多結晶シリコン膜が得られ。日つRTAにより不純物領域を短時間で活性化できる。

【0022】また、基板と非晶質シリコン膜との間には、絶縁膜を形成しているので、非晶質シリコン膜の結晶化や下純物の活性化の熱処理の際に、基板中の下純物が非晶質シリコン膜では多結晶シリコン膜中に拡散することを防止する。

【ロりごう】本発明の第三の場面による半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、この絶縁膜の上に非品質シリコン膜を形成する工程と、この非品質シリコン膜をトーザーアニール!て多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜に、不純物領域を形成する工程と、前記予純物領域を、ランアを熱源として急速加熱することにより活性化する工程と、を含むことをその要旨とする

【0024】このように 非晶質シリコン膜の結晶化をレーザーアニールを用いて行い 不純物領域の活性化を
フンプを熱源として急速加熱することにより行うこと
で、結晶化と活性化とをいずれもレーザーアニール法で
行うにとに比べて、製造時間が短くなる 特にこの場合、レーザーアニールにより品質の高い多結晶シリコン膜が得られ、且つランプを熱源とした急速加熱により不純物領域を短時間で活性化できる

【0025】また、基板と非晶質シリコン膜との間には、絶縁膜を形成しているので、非晶質シリコン膜の結晶化や不純物の活性化の熱処理の際に、基板中の不純物が非品質シリコン膜スは多結晶シリコン膜中に拡散することを防止する。

【00036】上記の場合において、前記絶縁期の厚みを 10000A×60000Aの範囲に設定することが望まり い。こうすることで、熱処理で際の基权からの不純物の 拡散を、より効果的に防止することができる

【① 0007 】また、上記の場合において、前記多結晶シリコン膜に不純物領域を形成する工程の前に、ゲート電極を形成する工程と行っことが望ましい。

【『〇28】また。前記RTA法に用いら熱源として タン フからの光照射熱を用いることが望ましょ。

【10029】すた。前記ランプとして、キセン・アークラ、プを用いぶことが望ましい。

【10030】また、本発明の第3の局面による液晶ディスプレイは、上記第1 尺は第2の局面による主導体装置の製造方法によって製造した薄膜トランジスタを画素駆動用素子として用いることをその要旨とする。こうすることにより、優れた液晶ディスプレイを短時間で製造することができる。

17mg-4 - 17 - 35.55 (3場合. . - 4 - 3 - - 1.23

□レイを短時間で製造することができる。

[0032]

【発明の実施の形態】(第1実施形態・本発明を具体化した第1の実施形態を図1乃至図18に従って説明すっ。

【 0 0 3 3 】 上程 1 (図 1 参照) 石炭ガラスや無アルカリカラスなどの基板 1 上に、 8 : ロ: や 8 1 N などの 絶縁性薄膜 1 a を C V D 法や スパック法などにより形成 また。具体的には 基权 1 としてコーニング社製 7 0 5 使用し、その表面上に常圧区は減圧 C V D 法により、形成温度 3 5 0 C で 膜厚 3 0 0 0 ~ 5 0 0 0 への 3 1 C . 膜を形成する。

【0031】このSiの、膜の膜厚は、後1程の熱処理やビーム照射などで基板1中の不純物がこのSiの。膜を通過して上層へ拡散しない程度の厚みが必要で、10mnの00円への範囲が適切で、2000~6000元に上たときに拡散防止効果が再好で、その中でも3000~600~6000元に上たときに拡散防止効果が再好で、その中でも3000~5000~5000元の場合がもっとも適している。

【0035】また、絶縁性薄膜1ヵとしてSェNを用いた場合の膜厚としては、1000~5000Aの範囲が適切で、2000~5000Aにしたときに拡散防止効果が良好で、その中でも2000~3000Aの場合がもっとも適している。

【0036】工程2(「42参照)・耐記絶縁性薄膜1ヵの上に、非晶質シリコン膜2ヵ(膜厚500人)を形成する。この非晶質シリコン膜2ヵを1FTの能動層として用いた場合、この能動層が厚すぎると、多結晶シリコン下下のオフ電流が増大し、薄すぎるとオン電流が減少するため。このときの非晶質シリコン膜2ヵの膜厚は、400~800人の範囲が適切で、う00~700人にしたときに特性が良好で、その中でも500~600人の場合がもっとも適している。

【0087】前記非品質シリコン膜と4つ形成方法には 以下のものがある。

【0008】の減圧CVDを用いるが法:減圧CVD法でよりコン膜を形成するには、モノ、ラン(SiH) くはシンラン(SigH)の熱分解を用いる。モノシランを用いた場合、が理温度が550・1は下では非晶質で20(1以上では多結晶となる。そして、550~62 してには微結晶を含む非晶質が多くかり、温度が低くなるほど非晶質に近づいて微結晶が少なくなる。従って、温度条件を変更るだけで、非晶質シリコン膜とも中の微結晶の量を調整することができる。

【ロジョウ】◎フラブヤCA D法を用いる方法:フラス → **** D.力で北品質: リコー膜を形付する(で) ** ブラブ 膜ともの表面に、波長入一248mmのK ェFエキシマレーザービームを照射、走査してアニール処理を行い、 非晶質シリコン膜とれを溶融再結晶化して、多結晶シリコン薄膜とを形成する。

【 0 0 4 2 】この時のレーザー条件は、アニール雰囲気:1・1 0 f P a 以下、基板温度:室温~6 0 0 ℃、照射エネルギー密度:1 0 0 ~ 5 0 0 m J = c m 、走査速度:1 ~ 1 0 m m 。 s e c (実際には、0 . 1 ~ 1 0 c m m 。 s e · の範囲の速度で走査可能)である。 【 c 0 4 3 】前記レーザービームとしては、波長入=3 0 8 m m の N c c 1 エキシマレーザーを使用してもよい。この時のレーザー条件は、アニール雰囲気・1 · 1

い。この時のレーザー条件は、アニール雰囲気・1・1 (0) Pa以下 基板温度: 室温~6(0) C、照射エネルギー密度: 1(0) ~5(0) m J = c m²、走査速度: 1 ~10 m m = s e c (実際には、C、1~100 m m 。 s e c の範囲の速度で走査可能)である

【CO 14】また、液長人 193 n mのA r F エキシマレーザーを使用してもよい。この場合のレーザー条件は、アユール雰囲気・1 10 % F a 以下、基板温度、室温~600℃、照射エネルギー密度:100~500 m J ご c m²、走査速度:1~10 m m · s e c である

【0045】いずれのレーザービームを用いても、照射エネルギー密度及び照射回数に比例して、多結晶シリコンの粒径は大きくなるので、所望の大きさの粒径が得られるように、エスルギー密度を調整すればよい。

【しり46】水実施形態では、このエキシマレーザーアニールに、高スルーデットレーザー照射法を用いる。即も、図29において、101はKェドエキシマレーザー 102はこのレーザー101からのレーザービームを反射する反射鏡、103は反射鏡102からのレーザービームを所定の状態に加工し、基板1に照射するレーザービーム制御光学系である。

【ロロ47】このような構成において。高スループットレーザー照射法とは、レーザービーム制御光学系103 によってシート状、15 mm・C 5 mm)に加工されたレーザービームを、複数パルスの重ね合わせにより照射する方法で、ステージ走査とパルスレーザ照射を完全に同期させ、さらめて高精度気重複でレーザーを照射することによりスループ、トを高めるものでもる

【CO48】工程4(図4参照)、前記多結品シリコン膜」を薄膜トランジスクの能動層として用いるためにフェトリソグラフィ技術。RTE法によるドライエッチンプ技術により前記多結晶シリコン膜2を所定形状に加工オス

2.3 (1)

⁻ コンティン**有**症膜 - 関ツト ・ ハーラギ 大はえ

【ロの50】1程5(図5参照)。前記が一下絶縁膜3の上に、減圧のVD法により非晶質シリコン膜(膜厚2000以)1aを堆積する。この非晶質シリコン膜4a(は、その形成時に不純物(N型ならし素やリン、P型ならボロン)がドープされているが、アンドーで状態で堆積し、その後に不純物を注入してもよい。

【0051】次に、スパッタ法を用い、前記非晶質シリコン膜は水の上にクンクステンシリサイト(WSIx) 膜 15(膜厚1000点)を形成する。スパック法では、Wシリサイトの合介ターゲットを使用する。Wシリサイト(WSIx)の化学量論的組成はN。2であるが、含金クーゲットの組成はN)とに設定する。これはWシリサイト膜 15の組成がN。2に近いと、その後の熱処理時に非常に大きな引っ張り応力が生じ、Wシリサイド膜 45にクラックが発生したり、剥離したりする恐れがあるためである。但し、Wシリサイドの抵抗値はN。2の場合に最も低くなるため、クラックや剥離が生じない程度にNの上限を設定する必要がある。

【① 0 5 2】行じて、常圧CVF法により、前記Wシリサイド膜1 bの上にシリコン酸化膜5を堆積した後、フォトリソクラフィ技術。R 1 E法によるドライエッチンク技術を用いて、前記多結晶シリコン膜4 a、Wシリサイド膜1 b 及びシリコン酸化膜5を所定形状に加工する。前記非晶質シリコン膜1 a は、前記Wシリサイド膜1 b とともにポリサイト構造のゲート電極1 として使用する。

【0053】12程6(図6参照): 自己整合技術により、ゲート電機4及びシリコン酸化膜5をマスクとして、各結晶シリコン膜2に不純物を注入し、ソース。ドレイン領域6を形成する。

【① (15.1】 1程7(図7参照): 前記ゲート絶縁膜3及びシリコン酸化膜5の上に、常圧(17.1) ではによりシリコン酸化膜を堆積し、これを異方性全面エッチバックすることにより。前記ゲート電極1及びシリコン酸化膜5の側方にサイドウェール7を形成する。更に、このサイドウェール7及びシリコン酸化膜5をレジスト名で覆い。再の自己整合技術により、1 ジスト名をアスタとして多結晶シリコン膜とに不純物と主人して、10.1 は17.1 poped Drain・構造を形成する。

【ロウラス】工程8(図8参照):この収穫で、RTA (Rapid Thermal Annealing) 法による急速加熱を行

【① 75.6】即ち、図3.0において、1.05はレート状 ニアニール光を充する光線であり、キセフン(No.1.アーケラープ1.05とされを包む区址鏡1.07を1組とし 【C.057】このような構成において、基板1をプリピーター106で予熱した後、シートボのアニール光源1 05を通して、熱処理する。

【0058】この時のRTAの条件は、熱源・Xェアークランプ、温度:700~950c:パイロメーク)、雰囲気 N_、時間:1~3秒である。BTA法による加熱は、高温を用いるが、きわめて短時間で終えることができるので、基板1が変形する心配はない。

【0059】尚、基板1に対し、急激に高い温度を加えることが心配な場合は、FTAを複数回に分けて行ってもよい。即の、各庫の時間は1~3秒とし、回を重ねる毎に温度を、初回:1007~最終回:700~950でというように段階的に上昇させる。

【CO60】前記Xャアークランでの光熱は、多結晶部よりも非晶質部やシリサイト部に強く吸収されるため、必要な部分のみを重点的に加熱することが可能になり、・ケート・配線の低抵抗化や不純料の活性化に適している。

【0061】そして、この急速加熱により、前記ソース ニトレイン領域のの不純物が活性化するとともに前記非 請質シリコン膜4aが多結晶化され、更には、この多結 品シリコン膜4aとWシリサイド膜4bとによるボリサ イド構造のゲート電極すのシート抵抗が、約20~22 Ω、口にまで下がる

【COG3】この工程により、薄膜トランジスタ(TFT: Thin Film Transistor)Aが形成される。

【C064】工程9(図9参照):レジスト8除表後、デバイスの全面に、プラズで酸化膜(膜厚2000点)と常圧CVD法によるシリコン酸化膜(膜厚2000へ)との積層構造から成る層間絶縁膜りを形成する。層間絶縁膜りを常圧CVD法によるシリコン酸化膜だけで形成すると。堆積膜厚が平均一によって、オーバーバングが形成され、後工程で使用する人工会どが除去されずに残りやすく。 追縁不良が発生すり危惧がある。一方、本実施形態のように、プラズマ酸化膜を堆積した後に常中でシリコン酸化膜を堆積する方法にあっては、シリコン酸化膜の成長レートが安定し、その堆積膜厚が均一になる。

【0065】特に プラズマ酸化膜は、基板表面の凹凸 に合わせて均一な膜厚で堆積されるので 層間絶縁膜と ! ての緩膜厚が均一に安定する

【00057】続いて、電気炉により、水素(日」 雰囲気中、温度1500で12時間加熱し、更に、水素ブラシンで理を施す。このような水素化処理を行うことで、多結晶シリコン膜の結晶医陥部分に水素原子が結合し、電晶構造が安定化して、電界効果移動度が高まる。

【ロコも8】その後、フォトリソグラフ・技術、RIE 法によるドライエッチング技術を用いて。前記層間絶縁 膜のに、前記ソース・ドレイン領域もとコンタクトする コングクトボール1 ()を形成する。

【 0 106 9 】 工程 1 0 「図1 0 参照) : マグペトロンス ハック法により、Ti - 八 1 - Si合金 - Tiの積層構造が、なる配線層を堆積し、フォトリッグラフェ技術。 ヒュー法によるドライエッチング技術を用いて - ソース・ドレイン電極 1 1 として加工する

【00070】工程11 (1411参照) ± 0 VD法により、デバイスの全面に保護膜としてのシリコン酸化膜1 ± 3 シリコン窒化膜でもよい) を薄く堆積させる。

【 0 0 7 1 】 1程 1 2 (141 2 参照) : デバイス全面 に、 × 0 G (Spin On Glass) 膜 1 3を 3回におたって 守布し、デバイス表面の凹凸を平坦化する。

【ロロテュ】工程13(図13参照): 前記SのG膜13はレジストの剥離性が悪く、また水分を吸収しやすいので、この保護膜として、CVF法により、SのG膜13の上に更にレリコン酸化膜11(シリコン氧化膜でもよい)を薄く堆積させる

【ロシ73】工程11(図1/3参照): フォモリソグラフィ技術、FIF法によるドライエッチング技術を用いて、前記シリコン酸化膜12 | SOG膜13 | シリコン酸化膜11に | 前記ソース・ドレイン電極:1に通じるコンタクトボール15を形成し、デバイスの全面に、画素電極としての110膜16をスパック素着させる。

【りつ74】工程15 日本15参照):最後に、「TO 膜1つを電極形状に加口すべく、「TO膜1の力上に1ジストパターンを形成した後、まず、臭化水素ガス(日ドド)を用いたRIE法により「TO膜1らをエッチング」。シリコン酸化膜14が露出しばりめた時点で、ガニを塩素ガス((「」)に切り替え、そのまま最後まで、ニニングを継続する。

【・ 75】 14 1 : 「図1 6 参照・・ 2のようにして、「例1 F T 基板を形成した後は、表面に共通電板 1 ごか形式された透明絶縁基板 1 8 を相対向させ、各基板 1 1 8 の間に液晶を封入して液晶層 1 9 を形成することにより、1.0 D の画素部を完成させる

【ロコテル】図1.7は本実施形態におけるアクティブで ニナクス方式1.C.D.O.プロック構成図である ドゥイバ2 2 に接続され、ゲート信号(走査信号)が印加されるようになっている。また。各ドレイン配線はドレインドライバ(データドライバ) 2 3 に接続されデータ信号・ビデオ信号)が印加されるようになっている。これらのドライバ2 2 2 3 によって周辺駆動回路 2 4 が構成されている。

【10078】そして、各ドライバ22、23のうち少なくともいすれか一方を画素部20と同一基板上に形成したして10は、一般にドライバー体型・ドライバ内蔵型) 1 「1と呼ばれている」尚、デートドライバ22が、画 素部20の両端に設けられている場合もある。また、ドレイントライバ23が、画素部20の両側に設けられている場合もある。

【10079】この周辺駅動回路と 1のスイッチング用素子にも前記多結晶ンリコンTFT(A)と同等の製造方法で作成した多結晶シリコンTFTを用いており。多結晶シリコンTFT(A)の作製に並行して、同一基板上に形成される。尚、この周辺駆動回路24月の多結晶シリコンTFTは、LDD構造ではなく、通常のシングルドレイン構造を採用している(もちろん、LDD構造であってもよい)

【COSO】また、この周辺駆動回路24の多結品シリコンでFTは、产MOS構造に形成することにより、各ドライバ22、ころとしての寸法の縮小化を実現している。

【ロロ81】図18にゲート配線Gnヒトレイン配線Dn との直交部分に設けられている画素21の等価回路を示す

【COS2】画素と1は、画素駅動素子としてのTFT (前記薄膜トランジスクAと同様) 液晶セルレビ 補助容量にsから構成される。ゲート配線のnにはTFTのデートが接続され、Fレイン配線DnにはTFTのFレインが接続されている。そして、TFTのソースには、液晶セルしての表示電板(画素電板)と補助容量(蓄積容量又は付加容量)Csとが接続されている。

【10083】この液晶セルしてと補助容量であるにより。信号蓄積差子が構成される。液晶セルト(の共通電極)(表示電極の反対側の電極)には電圧Vcomが印加されている。一方。補助容量であによれて、「FFTの内では対して共通した電極となっている。そして、液晶セルトにの表示電極と共通電極との間には静電容量が形成されている。高、補助容量であたといて、TFTのフィースと接続される側のでは側の電極に、降の

電害量と補助容量CSとが充電される。反対に、ゲート 配線Gnを真電量にしてTFTのゲートに負電圧を印加 すると、TFTがオフとなり、その時点でドレイン配線 DnCFD加されていた電圧が、液晶セルしての静電容量 と補助容量CSとによって保持される。このように、画 ポコ1ペ書き込みたいデータ信号をドレイン配線に与え てケート配線の電圧を制御することにより、画素21に 任意のゲータ信号を保持させておくことができる。その 画素21の保持しているデータ信号に応じて液晶セルレーの透過率が変化し、画像が表示される。

【0085】ここで、画素21の特性として重要なものに、書き込み特性と保持特性とがある。書き込み特性に対して要求されるのは、画素部20の仕様から定められた単位時間内に、信号蓄積素子(液晶セルして及び補助容量(s)に対して所望のビデオ信号電圧を上分に書き込むことができるかどうかという点である。また、保持特性に対して要求されるのは、信号蓄積素子に一旦書き込んだビデオ信号電圧を必要な時間だけ保持することができるかどうかという点である。

【0086】補助容量Csか設けられているのは、信号 蓄積素子の静電容量を増大させて書き込み特性及び保持 特性を向上させるためである。すなわち、液晶セル上の は、その構造上、静電容量の増大には限界がある。そこ て、補助容量Csによって液晶セル上のの静電容量の不 足分を補うわけである。

・第2実施形態・次に、本発明を具体化した第2の実施 形態を図19~図28に基づいて説明する。但し、第1 実施形態で説明した個所と同等の個所には同じ符号を用 、説明を省略する。また。この第2実施形態は、第1実 施形態の工程1~工程8に対応する工程が異なるので、 ここではその部分のみを説明する。

【10087】工程(1)(図19参照): 基板1十に、Wシリサイド膜51を形成する

【+0088】 「程+0)(図2+0参照):前記Wシリサイン膜 5-1 を、トランジスタの能動層としての多結品シリコンと同じ ハクーン に加工する

【ロ) 8 0 】 1程(の (1対2 1 参照) :前記基板 1 及び ニーナップト膜 5 1 を関っまうに、8 1 つばら 1 8 3 とい道縁性薄膜 1 a をに関わま やスパック表像でにより 4 9 による

【ロロワロ】 1.程(4)([オピロ参照):前記絶縁性薄膜 1 a.の上に、非晶質シリコン機じaを形成する

【 0.0.0.1 】 「程(5)(図 2.3 参照):前記非品質シリール 膜 2.5 の表面に $K_{\rm F}$ 上で 2.5 で 2.5 本に 2.5 で 2.5 次 理 2.5 を 2.5 を 2.5 次 に 2.5 を 2.5 の 2.5 を 2.5 を 2.5 の 2.5 を 2.5 を 2.5 の 2.5 を 2.5 の 2.5 を 2.5

コン膜2を薄膜トランジスタの能動層として用いるため (こ) フェトリソグラフィ技術、Fi L E 法によるドライエ ジチング技術により前記多結晶シリコン膜2を所定形状 (1加工する。

【ロロ94】そして、前記多結晶シリコン膜2の主に ゲート絶縁膜としてのLTの膜3を形成する。

【ロリ95】三程(7) (図25参照) : 前記ゲート絶縁 膜3の上に、非品質シリコン膜4点を堆積する

【しりつも】次に、前記非品質。リコン膜(aの上にW) シリサイリ膜(bを形成する

【ロリリテ】そして、前記Wシリサイド膜 1 bの上にシリコン酸化膜 5 を堆積した後、フェドリソグラフィ技術、R1日法によるトライエッチング技術を用いて、前記多結晶。リコン膜 4 a、Wシリサイド膜 1 b 及びシリコン酸化膜 5 を所定形状に加工する。前記非晶質シリコン膜 4 a は、前記Wシリサイド膜 4 b とともにポリサイド構造のゲート電極 4 として使用する。

【0008】工程(8)(図26参照):前記ゲート絶縁 膜3及びシリコン酸化膜5で上に、常圧CVD法により シリコン酸化膜を堆積し、これを異方性全面エッチバッ クすることにより、前記ゲート電極4及びシリコン酸化 膜5の側方にサイドウォール字を形成する。

【いららら】そして、自己整合技術により、サイドウェールフをマスクとして、多結晶シリコン膜立に 加速電圧、80KoV、トーズ量3・10Pcm の条件で、リン(P・イオンを不純物として注入し、低濃度の不純物域よっを形成する。

【) 1 ((1】 [程(16)・図じ8 参照) この状態で、第 1 実施研練と同様のFTA法による語連加熱を行う

【・1(02】以のア・クラ、アの光態は、多結晶部よりも非晶質部やシリサイト部に強(吸収されるため、必要な部分の水を重点的に加熱することが可能になり、ミデート)配線の低抵抗化や不純物の活性化に適している。

【り103】特に、本実施形態では、多結晶シリコン膜 2に対応して、その下方にWシリサイド膜与する形成している。このWシリサイド膜与1は、RIAの熱を吸収 する作用があり、熱を吸収したWシリサイド膜与14に

フェス熱性のサイト戦している。装射熱性に また。内様及が間接的230熱するでとはまた。多結晶。

リコン膜と全体を均一に加熱し、活性化がパラックこと なく典好に行われるようにする。

【ロ1 ロラ】 Wシ リサイド膜ラ1 の大きさは、基本的に、多結晶シリカン膜 こと同じかえは行れば上てもれば よいが、面向でのパターンの大きさに対応した面積となるように調整すれば、なら好ましい。

【101106】即ち、集積化半導体がハイスでは、ハターンの疎密が基板上に発生するため、各トランシスタに均等にWシリサイド膜2を設けためでは、場所によって単位面積よりの熱吸収率が異なり。均一な熱処理が行えず、また、Wシリサイド膜51が集中する場所での温度が非常に高くなって基板1が変形する場合がある。

【 0 1 0 7 】そこで、下層に配置した熱吸収膜の単位面積当りの密度を、その主層に形成されるバターンに係からずほぼ、定となるようにすれば、食工Aで活性化するときの温度分布の傾りを解消することができる。具体的にドライバート体型のLCDバネルでは、トライバ部に比べて画素部のトランジスタの密度が高いので、トライバ部のトランジスタに対応するWシリサイト脱5 1 の大きさを、画素部のそれに此べて大きくしてやることで、基板1全体の温度分布がほぼ均一になる。

【 0 1 0 8 】 I で D バネルにあっては、回路の面積の約 1 0 %がWシリサイド膜 5 1 となるようは調整すること が好ましい

【0109】この工程により、多結晶シリコンTFT (TFT:Thin Film Transistor)(A)が形成される。

【0110】以上の実施形態により製造した多結晶シリコンエト下にあっては、いかゆる低温プロセスで行うことができ、しから、良質の多結晶シリコン膜を能動層として使用している。

【0111】本範明者の実験によれば、nチャネルのMOS型多結晶ショコンTETでの移動度元nが200cmで、V・S以上、pチャネルのMOS型多結晶シリコンTETでの移動度テロが150cm V・S以でと、高い性能のトランジスタを実現できることがあった。

【 0 1 1 2 】 2 のような高性結果とようという。例は (は、 か)。 ちり、 m。 メッド、 か に こり、 m。 メット おも映水されるとすら、 テレモ信号表示 用 () けってんに (2 利力) (適用可能であり、 カ n。 ちり、 m。 メット ち、 カ p。 コ 0 mm。 メッド、 しさい値電量: コ ソー (n かか 本ル)。 トランド p チャネル)。 お値(Sub-thresholl society)に ロ スソー (e m・ ディー すっとす。 で 注: 1 、 1 つ で 特性 を得ることがごさん。 ことができる。現在は、高品質の能動層であるこれ。 トランジスタの下ド時のリータ集流を少なく、デュルの領 助容量の面積も1 っぱ上に終生すれことができる。

【(1.1.1.】 具体的には、サイス」、「型で、画味と、チェラに、(1.4.1)、2 mm - 1 ラしに ジ・カケ、画北 数: 23 万年・トッランは 3 におけい コーロンと、従来型のパネルに住って3 告決れた高密機画をを有しながらも、ラッツという急懼。1 が 1 を 1 できる。高輝度化を実現できる【(1.1.1.5.】以上の実施形態に対すのように変更してもより、その場合でも同様の作用、効果を得ることができます。その場合でも同様の作用、効果を得ることができ

【) 1.1.6】 (1) 条件にもよるが基板1として 通常 (2)カラス板なども使用可能である。

【『118】微結晶を含んだ非晶質シリコン膜を固相成 長法により多結晶化することにより、結晶時径が小さく なるぶん移動度は若手供下するが、結晶成長を短時間で 終えることができる。

【 (119】 (3) 王撰立や王程(4)において、非晶質シリコン聯とすを減圧(170法、プラスマに入り法によらず、常圧(170法、光励起(170法、光管法、F10年 lectron Beam 差額法、入BE(4) lectlar Beam Epitac の法、スパック法がいたるグループの内のいずれかっての方法によって形成する

【いてしま】 き 「 得き 」 十程パ 「 上程の にはいて、スパ・クには外の東京に方法・真宗英名法。 くず フレージ・シッと、 イオンビールデポッションは、 クラスターイオンビーム表もと、を用いて、 いいり サイト膜 コモーラ 1 を形成立る。この場合にも、前記したスペークは、5円合と同様に理用により、 いいり サイエ・ドロ・ファ はいれをストンに対策にする。

記したスパークはい時点と同様心理由により、Wシリサイト(V S i)の組成をN にに設定する。(N D 法 は I N D 法に比べ、設金被関性が優れているため、Wシリサイト膜 1 もの膜壁をより均っにすることができる。

【 0.12 5 \mathbb{Z} (7) ゲート電極に用いるWシリサイトに使わるものとして、M 0.8 \mathbb{F}_2 、T 1.8 \mathbb{F}_2 、C 1.8 \mathbb{F}_2 かどの高離点金属シリサイド、その他、W、M 0 、C 0 、C 1 、T 1 、1 a などの高融点金属を用いても1 0

【O 1 _ 4】(8)「程つじおいて、ユラズで機化機に 代えて、1 E O S Cletra Ethyl Ortho Silicate くばet ra-ethox-silano)を用いたユラスマエトンS酸化膜を 用いてもよく、また、シリコン酸化膜に代えて、常圧す ソン1 E O S酸化膜を用いてもよい

【01 25】フッズでTEOS酸化膜の堆積条件は、堆積温度:5900、RF出力:700W、TEOS流量:500sccm、酸素流量、600sccm、圧力:91orrとし、常用オゾンTEOS酸化膜の堆積条件は、堆積温度・1000、FF出力:オゾン濃度:約5×1%、TEOSキャリアンがス流量。3000ccとする。

【0.1.2.6】(0.1 十記(8)の工程の後、2.5ズマT FOS酸化膜を、アンモニア(EHD)ガスを用いてアラズマ処理することにより睾素イオンに晒し、その表面を窒化してから常圧オゾンTEOS酸化膜を堆積すると、シリコン酸化膜の成長レートがより安定する。この時の窒化処理条件は、温度:3.6.0 で、日F出力:5.0 のW、アンモニア流量:1.0.0~5.0.0 s c c m、N、流量:0.2 10.0 s c c m である。尚、この堂化処理において、アンモニアの代わりに零表を用いてもよい

【0127】(10:Nシリサイド膜の1に代えて、非結晶質シリコン膜や多結晶シリコン膜などの半導体膜を用いる。これんのシリコン膜には不純物がトーチされていてもよい。この熱吸収膜に電圧を印加することで、1FTを、151(1円、心れる当つSトランジスタのようによ為子子の子スとして動作させて、155(10両に圧をコントに、4で27と共に、ガラノ基板を同いて場合には、基板的のイオンの静電的にシール等するため、カラス基板的のイオンの形成する電炉による下足手への悪影響を防することができる

【ロ128】 (1.1 W) ササイト映り1に代して、M - Di Tillin (1.48) (2.84) なわからの高値 おおばりサイト (大)他 W V (1.4) (2.4) 効果を有する。

【ロミキロ】・コー素の散乱を防止すると共に流量セル に斜めから入れっとする不要企業を進みで、1・1。 パイスとしてコントラストが高くなる。

【CIPI】(D) FFFT((人ろうとする完を連ろいて、完けまるリークも流を減少させてFFFとして)特権を向上させると共に売による「FFF日井の等化を防っする。

【の 1.3.2.1 + 1.2.1 = 7.5 一 2.5 世 3.5 世 3.5

【① 1 3 3 】 (1 3) 多結晶シリコン TF 1 たけてもく、絶縁テート型半導体素子全般に適用する。また。 た 陽電池や光センサミとの光電変換素子。バイホーラトランジスク 一静電誘導型トランシスタ(STT:Static Induction Transistor)かどの多結晶シリコン膜を用いる あらゆる半導体装置に適用する

[0134]

【 竜明の効果】本発明にあって(よ) 以下の通りの傾抗さい効果を存する

【ロ1:35】(1)低温2:12セスが可能で、突衝突基状を使用でき、半導体装置や液晶ディスプレイの製造コストを削減できる。

【 1 3 6 】 (2) 身質な多結晶シリコン膜を無時間で 得ることができ、半導体装置や液晶ディスプレイの製造 におけるフルーフットが向上する。

【(137】(3)基板がられて純粋が近世散を防止して、良質な多結晶シリコン機を得ることができる。

【図面の簡単な説明】

【四11】本発明を具体化りた第1 実施形態の製造工程を 説明するための断面内である。

【四2】本発明を具体化した第1 実施形態の製造工程を 説明すらための断面内である。

【E46】本発明を具体化りた第1 実施形態の製造工程を 説明すらための肝面図でもろ

【日本】本を明を具体化した気も実施形態の製造し場合 説明すらたるの距面はできる

【図5】本が明を具体化なた第二実施理能の製造工程と 説明するための世紀末できる。

【図の】本を明を具体化して新すて純明度、製造、程主説明するためが期間できたる

【|対て】本発明を具体化した第1次維理施工製造工程を 説明すらたらの断面内でである。

【「対々】 も発明を具体化り、分子 実施が進り程度と程度 説明するとのご供面料である。

The state of the s

を説明するための軌面計である。

【1412】本金明を具体化した第二実施形態の製造工程 を説明するたらの新面間である。

【図1/3】本定期を具体化した第二実施制能の製造工程を説明するための勘面図である。

【図1日】本地明を具体化した第二実施形態の製造工程を説明するための断面図である。

【閏15】本や明を具体化した第二実施形態の製造工程 を説明するための断面圏である。

【図1-6】 本地明を具体化した第二実施刑態の製造工程 を説明すらたのの断面図である。

【図17】アクティブマトリクス方式L1 1: 5ブロック 構成図である

【閏18】画寺の等価回路図である

【図1.9】 本地明を具体化した第2実施形態の製造工程 を説明はるたらの断面図である。

【図20】本範期を具体化した第2実施用態の製造工程 を説明するための断誦団である。

【図21】本空明を具体化した第2実施刑態の製造工程を説明するための断面図である。

【図22】本空明を具体化した第2実施形態の製造工程 を説明するための断面図である

【図23】木発明を具体化した第2実施形態の製造工程を説明するための断面図である。

【図2日】本発明を具体化した第2実施形態の製造工程

を説明するために店 耐斗される

【図25】本発明を具体化した第三実施形態の製造工程 を説明するための新面図である。

【図26】本発明を具体化した第三実施形態の製造工程を説明するために軌面割引たあり

【国コテ】本発明を具体にした第三実施形態の製造工程 を説明するための所面はたちら

【図28】木発明を具体化した第二実施形態の製造工程 を説明するための所配すたちも

【図29】エキシスレーザーアニール装置の構成図(た と

【図30】1: 日本装置の構成区である

【図3.1】従来側の製造工程を説明するための画面向すで なる。

【図32】従来例の製造工程を説明するため、財 面対である

【符号の説明】

1 絕緣基板

2a.非品質シリコン戦

2 多結晶シリコン模


3 ゲート絶縁膜


ヨロー多結晶シリコン膜(非品質シリコン膜)

ほお Wシリサイド機


対 ゲート電板


6 不純物節處







[[45]












【図15】



【図16】


【図17】






| | · · · · · · · · · · · · · · · · · · · | |
|---|---------------------------------------|---------------------------------------|
| | | · · · · · · · · · · · · · · · · · · · |
| L | 1 | i — |


【[424]




【||| 426]




【図25】




【図27】









[[图31]




【図29】



【図32】



【図30】



フロントページの続き

(51) Int. CL7 - 識別記号

テーマコード (参考)

HO1L 29/78 627G

FI

(72) 発明者 山路 敏文

大阪府守日市京阪本通2丁目5番5号 三 洋電機株式会社内

(72) 発明者 森本 佳宏

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72) 発明者 米田 清

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内